Fundep

[ + ] Atendimento Fundep

____________ LIT INPE ____________

  • Buscar

Curso de Projeto de Placa de Circuito Impresso 1º/2020

Sobre o curso

Sub-Áreas Engenharia

Objetivo

-Capacitar os participantes do curso a desenvolver o layout de placa de circuito impresso, procurando atender os aspectos das técnicas de fabricação, montagem, testes, técnicas de placement de componentes e EMC/EMI.
-Discutir sobre as atuais ferramentas de CAE/CAM disponíveis no mercado,técnicas de design do layout da PCI para garantir qualidade na fabricação e montagem das placas .
-Levar ao conhecimento dos participantes as normas que a indústria utiliza para garantir a conformidade do projeto dentro dos padrões internacionais

Público-alvo

Profissionais da indústria que atuam nas áreas de:
- desenvolvimento de produtos/eletrônica,
- projetos de PCI,
- certificação de produto,
- área de qualidade interna e externa (junto ao fornecedor),
- montagem de placa de circuito impresso.
Profissionais da área acadêmica (Faculdades, Universidades e Escolas Técnicas).
Profissionais autônomos que atuam na área de eletrônica e prestação de serviços.
Pesquisadores de centros de pesquisa e desenvolvimento.

Website

www.lit.inpe.br

Ministrante

Edson Camilo
Trabalha na área de desenvolvimento de produtos com foco no desenvolvimento de placas de circuito impresso. É consultor para análise e elaboração de layout de placas de circuito impresso, visando atendimento às normas IEC/UL/IPC, processos de fabricação e montagem.
Atualmente é mestrando na Unicamp na área de Engenharia Elétrica, pela FEEC, com foco em tecnologias de fabricação/montagem/testes e materiais de placa de circuito impresso. Participa ativamente em cursos “in company” e ministra palestras e minicursos em universidades na área de PCI.
Já realizou cursos/palestras na área de projetos de PCI nas instituições: INPE/LIT, UNESP (ILHA SOLTEIRA), UFBA, CTI, IBEQ, REDE METROLÓGICA-RS, UGF, QEMC e 3M.

Programação

Descrição do curso:
1.0 Captura do Esquema Elétrico
1.1 Simbologia dos componentes eletrônicos: IEEE, IEC60617, ISO 14617, ABNT (COBEI).
1.2 Referências de nome, valor, tolerância, potência e tensão.
1.3 Área de trabalho: folha padrão, grade, regras para posicionamento dos símbolos eletrônicos genérica de desenho do esquema elétrico.
1.4 Diferenças entre informação técnicas e informação genérica de desenho do esquema elétrico.
1.5 Esquema com múltiplas páginas,conexões,nomes,classe de nets ,etc.
1.6 Uso das ferramentas do CAD para captura do esquema.
1.7 Check lista de verificação – ERC.
1.8 Empacotamento do esquema elétrico.
2.0 Projeto do Circuito Impresso.
2.1 Tipos de material laminado e suas características principais.
2.2 Mecânica da placa e sua influência no layout.
2.3 Processos de solda por onda e por refusão, conceitos gerais.
2.4 Regras de posicionamento dos componentes em função do processo de solda.
2.5 Aspectos de junção de solda para processo de refusão e solda por onda.
2.6 Noções sobre camada intermetálica numa junção de solda.
2.7 Processos de solda por refusão e pré-requisitos de layout.
2.8 Aspectos gerais sobre definição de footprint para componentes SMD para processo de refusão.
2.9 Relação entre stencil e PAD de solda ( IPC7525).
2.10 Defeitos na montagem da placa relacionados ao Stencil.
2.11 Definição de diâmetro de furo e relação com ilhas de solda (IPC2221).
2.12 Estrutura de layers e tecnologias de furos de componentes de vias.
2.13 Dimensionamento de trilhas em função da corrente/material/temperatura e confiabilidade.
2.14 Regras de posicionamento e estrutura de pontos fiduciais e de teste.
2.15 Restrições mecânicas de layout e recursos de CADs.
2.16 Fabricantes de placas, de gigas de teste e montadoras.
2.17 Sincronização entre SCH e PCB. Operações de Forward e Back annotations.
2.18 Limites de fabricação de placas pela indústria.
2.19 Parâmetros de fabricantes de pcb.
2.20 Cuidados extras de layout para aplicação de coating e potting numa pci.
2.21 Estratégias de posicionamento de componentes em função do processo de solda.
2.22 Geração de arquivos para fabricação da pci.
2.23 Check list do layout – DRC.
2.24 Placas Multilayers.
2.25 Proposta de stackup para pcb multilayer.
2.26 Propostas para roteamento de BGA (Ball Grid Array).
2.27 HDI – pcb de alta densidade.
2.28 Tecnologia_Silver through hole design (STH).
2.29 Tecnologia_Cooper and Silver cross ove.
2.30 Estratégia de layout para SAFETY (IEC60335).
2.31 SI- integridade de sinais.
2.32 Boas práticas e estratégia de layout para EMC/EMI.
2.33 Recomendação de fabricante-datasheet.
2.34 Exemplos de soluções aplicados.
2.35 IEC Standards relacionadas à EMC.
2.36 Lead Free – resumo e considerações sobre.
3.0 Considerações de DFM - Design For Manufacturing.
3.1 Design for Manufacturing - DFM – considerações gerais e análise de projeto de pci.
3.2 Exercício prático com placas avulsas..

Cronograma demais cursos LIT – 2020:  clique AQUI

Outras informações

E-mail para envio de dúvidas acadêmicas: cursoslit@lit.inpe.br

Orientações sobre pagamento por pessoa jurídica: clique aqui.

Política de Cancelamento da Fundep: clique aqui.

Formas de pagamento à vista

 

 A Coordenação se reserva o direito de cancelar a oferta caso o nº mínimo não seja atingido.


Turma 01
Matrículas Encerradas

Período de matrícula: 10/02/2020 a 08/04/2020

Período de realização: 16/04/2020 a 17/04/2020

Horário: Quinta-feira e Sexta-feira, de 09h às 12h / 14h às 17h.

Local: INPE – Instituto Nacional de Pesquisas Espaciais / LIT – Laboratório de Integração e Testes

Carga horária: 12 horas/aula

Vagas: 30, sendo 0 reservadas a bolsistas.

Nº mínimo de inscritos para viabilização da turma: 5.

Investimento:

COMUNIDADE EM GERAL

R$1.200,00 à vista, vencimento do boleto em 08/04/2020. 

Realização

____________ LIT INPE ____________

Gestão Administrativo-Financeira

Fundação de Desenvolvimento da Pesquisa - FUNDEP

CNPJ: 18.720.938/0001-41

[ + ] Termos de uso [ + ] Política de Privacidade